जबकि उद्योग इस बात पर बहस कर रहा है कि क्या 2nm स्केलिंग अभी भी संभव है, एक अधिक महत्वपूर्ण बदलाव चल रहा है: भले ही हम ट्रांजिस्टर को और अधिक सिकोड़ सकें, फिर भी प्रदर्शन और दक्षता में स्वचालित रूप से सुधार नहीं होगा.यह SRAM से अधिक सच्चा कहीं नहीं है, जो एक समय चिप्स में सबसे मानकीकृत और स्थिर ब्लॉक था।
जैसे-जैसे एसआरएएम सरणियाँ बड़ी होती जाती हैं और बिटलाइन का विस्तार होता जाता है, गंभीर समस्याएँ सामने आती हैं: बढ़ती आरसी देरी, दूर तक लिखने में विफलता, और उच्च बिजली की खपत।SRAM अब एक साधारण मेमोरी सेल नहीं रह गया है - यह एक बन गया है मुख्य अड़चन यह निर्धारित करता है कि उन्नत चिप्स विश्वसनीय रूप से काम कर सकते हैं या नहीं।
2nm पर वास्तविक सफलता अकेले उच्च घनत्व नहीं है।यह अहसास है कि SRAM को डिवाइस-स्तरीय समस्या से विकसित होना चाहिए सिस्टम-स्तरीय डिज़ाइन चुनौती, प्रक्रिया, सर्किट और लेआउट नवाचारों के संयोजन द्वारा हल किया गया।
मूल संदेश
2nm नोड पर, SRAM रुक जाता है निम्नलिखित प्रक्रिया स्केलिंग.के एक युग में प्रवेश करता है डीटीसीओ (डिज़ाइन प्रौद्योगिकी सह-अनुकूलन) एक ही समय में घनत्व, शक्ति और बैंडविड्थ में बाधाओं को दूर करने के लिए।
SRAM: उन्नत प्रक्रियाओं में सबसे कठिन स्केलिंग ब्लॉक
एसआरएएम स्केलिंग तेजी से धीमी हो गई है, जो रैखिक तर्क स्केलिंग से अलग हो गई है।निरंतर सुधार के लिए अब प्रक्रिया और डिज़ाइन के बीच गहन सह-अनुकूलन की आवश्यकता है।
2nm और उससे अधिक पर, SRAM प्रक्रिया के साथ आसानी से सिकुड़ नहीं सकता है ज़मीन से ऊपर तक पुनः डिज़ाइन किया जाना चाहिए.
प्रौद्योगिकी विभक्ति: 2nm पर नैनोशीट
2nm युग ट्रांजिस्टर में एक संरचनात्मक बदलाव लाता है:
- संक्रमण: फिनफेट → नैनोशीट (GAA)
- उच्च आयन/आईऑफ अनुपात (मजबूत पढ़ने/लिखने की क्षमता)
- कम रिसाव
- बेहतर लघु-चैनल नियंत्रण
परिणाम: प्रत्येक बिटलाइन लगभग दोगुनी कोशिकाओं का समर्थन कर सकती है, जिससे घनत्व में भारी वृद्धि होती है।
मुख्य संघर्ष: घनत्व लाभ बनाम सिग्नल गिरावट
उच्च घनत्व नई समस्याएँ पैदा करता है:
- लंबी बिटलाइनें → आरसी विलंब में वृद्धि
- दूर-दराज की कोशिकाओं पर लिखने की क्षमता में गिरावट
- सुदूर-अंत एनबीएल का प्रदर्शन निकट-अंत की तुलना में बहुत कमजोर है
बड़ी सारणियाँ शुद्ध लाभ नहीं लातीं - वे परिचय देती हैं सिग्नल विरूपण और विश्वसनीयता जोखिम.
समाधान: सिस्टम-स्तरीय SRAM इनोवेशन
आधुनिक SRAM भौतिक सीमाओं को पार करने के लिए सर्किट और लेआउट नवाचारों के एक पूर्ण सूट पर निर्भर करता है:
1. FE-लेखन सहायता
डुअल-साइड ड्राइविंग और मेटल कपलिंग दूर-अंत के लेखन प्रदर्शन को निकट-अंत स्तर तक बहाल करते हैं।
2. एफई-प्री-चार्जर
लंबी बिटलाइन से गति संबंधी बाधाओं को हल करने के लिए बिटलाइन चार्जिंग को तेज करता है।
3. कॉम्पैक्ट लेआउट
2 बिट-3 पंक्ति कॉन्फ़िगरेशन डिवाइस स्केलिंग से परे सरणी दक्षता और घनत्व में सुधार करता है।
4. डबल-पंप एसआरएएम
प्रति चक्र 1 पढ़ने + 1 लिखने में सक्षम बनाता है, क्षेत्र दंड के बिना बैंडविड्थ को बढ़ावा देता है (बनाम 8T SRAM)।
5. दोहरी ट्रैकिंग
डायनेमिक वोल्टेज मार्जिन ऑप्टिमाइज़ेशन से आवृत्ति 6% बढ़ जाती है और बिजली 11% कम हो जाती है।
अंतिम परिणाम: घनत्व, दक्षता, बैंडविड्थ सभी में सुधार हुआ
2एनएम नैनोशीट एसआरएएम ने महत्वपूर्ण मेट्रिक्स हासिल किए:
- घनत्व: 38.1 एमबी/मिमी²
- वीमिन सुधार: >300mV
- आवृत्ति: 4.2GHz @ 1.05V
- दक्षता: ~1.19× बनाम 3एनएम एसआरएएम
SRAM अब मांगों को पूरा करने के लिए विकसित हुआ है एआई और एचपीसी आर्किटेक्चर.
उद्योग निहितार्थ
उन्नत सेमीकंडक्टर प्रतियोगिता स्थानांतरित हो गई है:
- ट्रांजिस्टर प्रदर्शन से → मेमोरी + इंटरकनेक्ट + सिस्टम डिज़ाइन क्षमता
- SRAM बन गया है छिपा हुआ निर्धारक एआई चिप के प्रदर्शन और दक्षता का
निष्कर्ष
2nm युग में, SRAM की प्रगति अब सिकुड़ते आयामों से नहीं होती है।यह से आता है डिवाइस-सर्किट-लेआउट सह-अनुकूलन (डीटीसीओ), भौतिक सीमाओं को पार करने के लिए सिस्टम-स्तरीय तरीकों का उपयोग करना।
SRAM अब केवल उन्नत प्रक्रियाओं का पालन नहीं कर रहा है - यह है उन्नत प्रक्रियाओं के मूल्य को फिर से परिभाषित करना एआई और उच्च-प्रदर्शन कंप्यूटिंग के लिए।